arm: Remove platinum_picon board
This board has not been converted to CONFIG_DM_MMC by the deadline. Remove it. Cc: Stefan Roese <sr@denx.de> Signed-off-by: Tom Rini <trini@konsulko.com>
This commit is contained in:
Tom Rini
@@ -493,14 +493,6 @@ config TARGET_LITEBOARD
|
|||||||
select BOARD_LATE_INIT
|
select BOARD_LATE_INIT
|
||||||
select MX6UL_LITESOM
|
select MX6UL_LITESOM
|
||||||
|
|
||||||
config TARGET_PLATINUM_PICON
|
|
||||||
bool "platinum-picon"
|
|
||||||
select SUPPORT_SPL
|
|
||||||
|
|
||||||
config TARGET_PLATINUM_TITANIUM
|
|
||||||
bool "platinum-titanium"
|
|
||||||
select SUPPORT_SPL
|
|
||||||
|
|
||||||
config TARGET_PCM058
|
config TARGET_PCM058
|
||||||
bool "Phytec PCM058 i.MX6 Quad"
|
bool "Phytec PCM058 i.MX6 Quad"
|
||||||
depends on MX6Q
|
depends on MX6Q
|
||||||
@@ -683,7 +675,6 @@ source "board/ge/bx50v3/Kconfig"
|
|||||||
source "board/ge/b1x5v2/Kconfig"
|
source "board/ge/b1x5v2/Kconfig"
|
||||||
source "board/aristainetos/Kconfig"
|
source "board/aristainetos/Kconfig"
|
||||||
source "board/armadeus/opos6uldev/Kconfig"
|
source "board/armadeus/opos6uldev/Kconfig"
|
||||||
source "board/barco/platinum/Kconfig"
|
|
||||||
source "board/barco/titanium/Kconfig"
|
source "board/barco/titanium/Kconfig"
|
||||||
source "board/boundary/nitrogen6x/Kconfig"
|
source "board/boundary/nitrogen6x/Kconfig"
|
||||||
source "board/bticino/mamoj/Kconfig"
|
source "board/bticino/mamoj/Kconfig"
|
||||||
|
|||||||
@@ -1,31 +0,0 @@
|
|||||||
if TARGET_PLATINUM_PICON
|
|
||||||
|
|
||||||
config SYS_CPU
|
|
||||||
default "armv7"
|
|
||||||
|
|
||||||
config SYS_VENDOR
|
|
||||||
default "barco"
|
|
||||||
|
|
||||||
config SYS_BOARD
|
|
||||||
default "platinum"
|
|
||||||
|
|
||||||
config SYS_CONFIG_NAME
|
|
||||||
default "platinum_picon"
|
|
||||||
|
|
||||||
endif
|
|
||||||
|
|
||||||
if TARGET_PLATINUM_TITANIUM
|
|
||||||
|
|
||||||
config SYS_CPU
|
|
||||||
default "armv7"
|
|
||||||
|
|
||||||
config SYS_VENDOR
|
|
||||||
default "barco"
|
|
||||||
|
|
||||||
config SYS_BOARD
|
|
||||||
default "platinum"
|
|
||||||
|
|
||||||
config SYS_CONFIG_NAME
|
|
||||||
default "platinum_titanium"
|
|
||||||
|
|
||||||
endif
|
|
||||||
@@ -1,7 +0,0 @@
|
|||||||
PLATINUM BOARD
|
|
||||||
M: Stefan Roese <sr@denx.de>
|
|
||||||
S: Maintained
|
|
||||||
F: board/barco/platinum/
|
|
||||||
F: include/configs/platinum.h
|
|
||||||
F: configs/platinum_picon_defconfig
|
|
||||||
F: configs/platinum_titanium_defconfig
|
|
||||||
@@ -1,12 +0,0 @@
|
|||||||
# SPDX-License-Identifier: GPL-2.0+
|
|
||||||
#
|
|
||||||
# Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
|
|
||||||
obj-y := platinum.o
|
|
||||||
obj-$(CONFIG_TARGET_PLATINUM_PICON) += platinum_picon.o
|
|
||||||
obj-$(CONFIG_TARGET_PLATINUM_TITANIUM) += platinum_titanium.o
|
|
||||||
|
|
||||||
ifneq ($(CONFIG_SPL_BUILD),)
|
|
||||||
obj-$(CONFIG_TARGET_PLATINUM_PICON) += spl_picon.o
|
|
||||||
obj-$(CONFIG_TARGET_PLATINUM_TITANIUM) += spl_titanium.o
|
|
||||||
endif
|
|
||||||
@@ -1,219 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0+
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <common.h>
|
|
||||||
#include <init.h>
|
|
||||||
#include <mmc.h>
|
|
||||||
#include <fsl_esdhc_imx.h>
|
|
||||||
#include <miiphy.h>
|
|
||||||
#include <net.h>
|
|
||||||
#include <netdev.h>
|
|
||||||
#include <asm/global_data.h>
|
|
||||||
#include <asm/io.h>
|
|
||||||
#include <asm/arch/clock.h>
|
|
||||||
#include <asm/arch/imx-regs.h>
|
|
||||||
#include <asm/arch/iomux.h>
|
|
||||||
#include <asm/arch/mx6-pins.h>
|
|
||||||
#include <asm/arch/crm_regs.h>
|
|
||||||
#include <asm/arch/sys_proto.h>
|
|
||||||
#include <asm/gpio.h>
|
|
||||||
#include <asm/mach-imx/iomux-v3.h>
|
|
||||||
#include <asm/mach-imx/boot_mode.h>
|
|
||||||
|
|
||||||
#include "platinum.h"
|
|
||||||
|
|
||||||
DECLARE_GLOBAL_DATA_PTR;
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const usdhc3_pads[] = {
|
|
||||||
MX6_PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(NO_PAD_CTRL), /* CD */
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t nfc_pads[] = {
|
|
||||||
MX6_PAD_NANDF_CLE__NAND_CLE | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_ALE__NAND_ALE | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_WP_B__NAND_WP_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_RB0__NAND_READY_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_CS0__NAND_CE0_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_CS1__NAND_CE1_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_CS2__NAND_CE2_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_CS3__NAND_CE3_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD4_CMD__NAND_RE_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD4_CLK__NAND_WE_B | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D0__NAND_DATA00 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D1__NAND_DATA01 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D2__NAND_DATA02 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D3__NAND_DATA03 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D4__NAND_DATA04 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D5__NAND_DATA05 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D6__NAND_DATA06 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_NANDF_D7__NAND_DATA07 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD4_DAT0__NAND_DQS | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
struct fsl_esdhc_cfg usdhc_cfg[] = {
|
|
||||||
{ USDHC3_BASE_ADDR },
|
|
||||||
};
|
|
||||||
|
|
||||||
void setup_gpmi_nand(void)
|
|
||||||
{
|
|
||||||
struct mxc_ccm_reg *mxc_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
|
|
||||||
|
|
||||||
/* config gpmi nand iomux */
|
|
||||||
imx_iomux_v3_setup_multiple_pads(nfc_pads, ARRAY_SIZE(nfc_pads));
|
|
||||||
|
|
||||||
/* config gpmi and bch clock to 100 MHz */
|
|
||||||
clrsetbits_le32(&mxc_ccm->cs2cdr,
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_PODF_MASK |
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_PRED_MASK |
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_SEL_MASK,
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_PODF(0) |
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_PRED(3) |
|
|
||||||
MXC_CCM_CS2CDR_ENFC_CLK_SEL(3));
|
|
||||||
|
|
||||||
/* enable gpmi and bch clock gating */
|
|
||||||
setbits_le32(&mxc_ccm->CCGR4,
|
|
||||||
MXC_CCM_CCGR4_RAWNAND_U_BCH_INPUT_APB_MASK |
|
|
||||||
MXC_CCM_CCGR4_RAWNAND_U_GPMI_BCH_INPUT_BCH_MASK |
|
|
||||||
MXC_CCM_CCGR4_RAWNAND_U_GPMI_BCH_INPUT_GPMI_IO_MASK |
|
|
||||||
MXC_CCM_CCGR4_RAWNAND_U_GPMI_INPUT_APB_MASK |
|
|
||||||
MXC_CCM_CCGR4_PL301_MX6QPER1_BCH_OFFSET);
|
|
||||||
|
|
||||||
/* enable apbh clock gating */
|
|
||||||
setbits_le32(&mxc_ccm->CCGR0, MXC_CCM_CCGR0_APBHDMA_MASK);
|
|
||||||
}
|
|
||||||
|
|
||||||
int dram_init(void)
|
|
||||||
{
|
|
||||||
gd->ram_size = get_ram_size((void *)PHYS_SDRAM, PHYS_SDRAM_SIZE);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_ehci_hcd_init(int port)
|
|
||||||
{
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_mmc_getcd(struct mmc *mmc)
|
|
||||||
{
|
|
||||||
struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
|
|
||||||
|
|
||||||
if (cfg->esdhc_base == usdhc_cfg[0].esdhc_base) {
|
|
||||||
unsigned sd3_cd = IMX_GPIO_NR(7, 0);
|
|
||||||
gpio_direction_input(sd3_cd);
|
|
||||||
return !gpio_get_value(sd3_cd);
|
|
||||||
}
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_mmc_init(struct bd_info *bis)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(usdhc3_pads, ARRAY_SIZE(usdhc3_pads));
|
|
||||||
usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
|
|
||||||
|
|
||||||
return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_gpio(void)
|
|
||||||
{
|
|
||||||
platinum_init_gpio();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_gpmi_nand(void)
|
|
||||||
{
|
|
||||||
setup_gpmi_nand();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_i2c(void)
|
|
||||||
{
|
|
||||||
platinum_setup_i2c();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_spi(void)
|
|
||||||
{
|
|
||||||
platinum_setup_spi();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_uart(void)
|
|
||||||
{
|
|
||||||
platinum_setup_uart();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_usb(void)
|
|
||||||
{
|
|
||||||
platinum_init_usb();
|
|
||||||
}
|
|
||||||
|
|
||||||
void board_init_finished(void)
|
|
||||||
{
|
|
||||||
platinum_init_finished();
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_phy_config(struct phy_device *phydev)
|
|
||||||
{
|
|
||||||
return platinum_phy_config(phydev);
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_eth_init(struct bd_info *bis)
|
|
||||||
{
|
|
||||||
return cpu_eth_init(bis);
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_early_init_f(void)
|
|
||||||
{
|
|
||||||
board_init_uart();
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int board_init(void)
|
|
||||||
{
|
|
||||||
/* address of boot parameters */
|
|
||||||
gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
|
|
||||||
|
|
||||||
board_init_spi();
|
|
||||||
|
|
||||||
board_init_i2c();
|
|
||||||
|
|
||||||
board_init_gpmi_nand();
|
|
||||||
|
|
||||||
board_init_gpio();
|
|
||||||
|
|
||||||
board_init_usb();
|
|
||||||
|
|
||||||
board_init_finished();
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int checkboard(void)
|
|
||||||
{
|
|
||||||
puts("Board: " CONFIG_PLATINUM_BOARD "\n");
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
static const struct boot_mode board_boot_modes[] = {
|
|
||||||
/* NAND */
|
|
||||||
{ "nand", MAKE_CFGVAL(0x80, 0x02, 0x00, 0x00) },
|
|
||||||
/* 4 bit bus width */
|
|
||||||
{ "mmc0", MAKE_CFGVAL(0x40, 0x30, 0x00, 0x00) },
|
|
||||||
{ "mmc1", MAKE_CFGVAL(0x40, 0x38, 0x00, 0x00) },
|
|
||||||
{ NULL, 0 },
|
|
||||||
};
|
|
||||||
|
|
||||||
int misc_init_r(void)
|
|
||||||
{
|
|
||||||
add_board_boot_modes(board_boot_modes);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
@@ -1,77 +0,0 @@
|
|||||||
/* SPDX-License-Identifier: GPL-2.0+ */
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*/
|
|
||||||
|
|
||||||
#ifndef _PLATINUM_H_
|
|
||||||
#define _PLATINUM_H_
|
|
||||||
|
|
||||||
#include <miiphy.h>
|
|
||||||
#include <asm/arch/crm_regs.h>
|
|
||||||
#include <asm/io.h>
|
|
||||||
|
|
||||||
/* Defines */
|
|
||||||
|
|
||||||
#define ECSPI1_PAD_CLK (PAD_CTL_SRE_SLOW | PAD_CTL_PUS_100K_DOWN | \
|
|
||||||
PAD_CTL_SPEED_LOW | PAD_CTL_DSE_40ohm | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
#define ECSPI2_PAD_CLK (PAD_CTL_SRE_FAST | PAD_CTL_PUS_100K_DOWN | \
|
|
||||||
PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
#define ECSPI_PAD_MOSI (PAD_CTL_SRE_SLOW | PAD_CTL_PUS_100K_DOWN | \
|
|
||||||
PAD_CTL_SPEED_LOW | PAD_CTL_DSE_120ohm | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
#define ECSPI_PAD_MISO (PAD_CTL_SRE_FAST | PAD_CTL_PUS_100K_DOWN | \
|
|
||||||
PAD_CTL_SPEED_LOW | PAD_CTL_DSE_40ohm | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
#define ECSPI_PAD_SS (PAD_CTL_SRE_SLOW | PAD_CTL_PUS_100K_UP | \
|
|
||||||
PAD_CTL_SPEED_LOW | PAD_CTL_DSE_120ohm | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
|
|
||||||
#define ENET_PAD_CTRL (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
|
||||||
PAD_CTL_DSE_40ohm | PAD_CTL_HYS)
|
|
||||||
|
|
||||||
#define I2C_PAD_CTRL (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
|
||||||
PAD_CTL_DSE_40ohm | PAD_CTL_HYS | \
|
|
||||||
PAD_CTL_ODE | PAD_CTL_SRE_FAST)
|
|
||||||
#define I2C_PAD_CTRL_SCL (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_LOW | \
|
|
||||||
PAD_CTL_DSE_80ohm | PAD_CTL_HYS | \
|
|
||||||
PAD_CTL_ODE | PAD_CTL_SRE_SLOW)
|
|
||||||
|
|
||||||
#define UART_PAD_CTRL (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | \
|
|
||||||
PAD_CTL_DSE_40ohm | PAD_CTL_SRE_FAST | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
|
|
||||||
#define USDHC_PAD_CTRL (PAD_CTL_PUS_47K_UP | PAD_CTL_SPEED_LOW | \
|
|
||||||
PAD_CTL_DSE_80ohm | PAD_CTL_SRE_FAST | \
|
|
||||||
PAD_CTL_HYS)
|
|
||||||
|
|
||||||
|
|
||||||
#define PC MUX_PAD_CTRL(I2C_PAD_CTRL)
|
|
||||||
#define PC_SCL MUX_PAD_CTRL(I2C_PAD_CTRL_SCL)
|
|
||||||
|
|
||||||
/* Prototypes */
|
|
||||||
|
|
||||||
int platinum_setup_enet(void);
|
|
||||||
int platinum_setup_i2c(void);
|
|
||||||
int platinum_setup_spi(void);
|
|
||||||
int platinum_setup_uart(void);
|
|
||||||
int platinum_phy_config(struct phy_device *phydev);
|
|
||||||
int platinum_init_gpio(void);
|
|
||||||
int platinum_init_usb(void);
|
|
||||||
int platinum_init_finished(void);
|
|
||||||
|
|
||||||
static inline void ccgr_init(void)
|
|
||||||
{
|
|
||||||
struct mxc_ccm_reg *ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
|
|
||||||
|
|
||||||
writel(0x00C03F3F, &ccm->CCGR0);
|
|
||||||
writel(0x0030FC03, &ccm->CCGR1);
|
|
||||||
writel(0x0FFFC000, &ccm->CCGR2);
|
|
||||||
writel(0x3FF00000, &ccm->CCGR3);
|
|
||||||
writel(0xFFFFF300, &ccm->CCGR4); /* enable NAND/GPMI/BCH clks */
|
|
||||||
writel(0x0F0000C3, &ccm->CCGR5);
|
|
||||||
writel(0x000003FF, &ccm->CCGR6);
|
|
||||||
}
|
|
||||||
|
|
||||||
#endif /* _PLATINUM_H_ */
|
|
||||||
@@ -1,244 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0+
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <common.h>
|
|
||||||
#include <asm/gpio.h>
|
|
||||||
#include <asm/io.h>
|
|
||||||
#include <asm/arch/clock.h>
|
|
||||||
#include <asm/arch/iomux.h>
|
|
||||||
#include <asm/arch/mx6-pins.h>
|
|
||||||
#include <asm/mach-imx/iomux-v3.h>
|
|
||||||
#include <asm/mach-imx/mxc_i2c.h>
|
|
||||||
#include <i2c.h>
|
|
||||||
#include <miiphy.h>
|
|
||||||
#include <linux/delay.h>
|
|
||||||
|
|
||||||
#include "platinum.h"
|
|
||||||
|
|
||||||
#define GPIO_IP_NCONFIG IMX_GPIO_NR(5, 18)
|
|
||||||
#define GPIO_HK_NCONFIG IMX_GPIO_NR(7, 13)
|
|
||||||
#define GPIO_LS_NCONFIG IMX_GPIO_NR(5, 19)
|
|
||||||
|
|
||||||
#define GPIO_I2C0_SEL0 IMX_GPIO_NR(5, 2)
|
|
||||||
#define GPIO_I2C0_SEL1 IMX_GPIO_NR(1, 11)
|
|
||||||
#define GPIO_I2C0_ENBN IMX_GPIO_NR(1, 13)
|
|
||||||
|
|
||||||
#define GPIO_I2C2_SEL0 IMX_GPIO_NR(1, 17)
|
|
||||||
#define GPIO_I2C2_SEL1 IMX_GPIO_NR(1, 20)
|
|
||||||
#define GPIO_I2C2_ENBN IMX_GPIO_NR(1, 14)
|
|
||||||
|
|
||||||
#define GPIO_USB_RESET IMX_GPIO_NR(1, 5)
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const ecspi1_pads[] = {
|
|
||||||
MX6_PAD_EIM_D16__ECSPI1_SCLK | MUX_PAD_CTRL(ECSPI1_PAD_CLK),
|
|
||||||
MX6_PAD_EIM_D17__ECSPI1_MISO | MUX_PAD_CTRL(ECSPI_PAD_MISO),
|
|
||||||
MX6_PAD_EIM_D18__ECSPI1_MOSI | MUX_PAD_CTRL(ECSPI_PAD_MOSI),
|
|
||||||
MX6_PAD_CSI0_DAT7__ECSPI1_SS0 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
MX6_PAD_EIM_D24__ECSPI1_SS2 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
MX6_PAD_EIM_D25__ECSPI1_SS3 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const ecspi2_pads[] = {
|
|
||||||
MX6_PAD_EIM_CS0__ECSPI2_SCLK | MUX_PAD_CTRL(ECSPI2_PAD_CLK),
|
|
||||||
MX6_PAD_EIM_OE__ECSPI2_MISO | MUX_PAD_CTRL(ECSPI_PAD_MISO),
|
|
||||||
MX6_PAD_EIM_CS1__ECSPI2_MOSI | MUX_PAD_CTRL(ECSPI_PAD_MOSI),
|
|
||||||
MX6_PAD_EIM_RW__ECSPI2_SS0 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
MX6_PAD_EIM_LBA__ECSPI2_SS1 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const enet_pads[] = {
|
|
||||||
MX6_PAD_ENET_MDIO__ENET_MDIO | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_MDC__ENET_MDC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_CRS_DV__ENET_RX_EN | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_GPIO_16__ENET_REF_CLK | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_RX_ER__ENET_RX_ER | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_RXD0__ENET_RX_DATA0 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_RXD1__ENET_RX_DATA1 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_TX_EN__ENET_TX_EN | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_TXD0__ENET_TX_DATA0 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_TXD1__ENET_TX_DATA1 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
/* PHY nRESET */
|
|
||||||
iomux_v3_cfg_t const phy_reset_pad = {
|
|
||||||
MX6_PAD_SD1_DAT2__GPIO1_IO19 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart1_pads[] = {
|
|
||||||
MX6_PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart4_pads[] = {
|
|
||||||
MX6_PAD_CSI0_DAT12__UART4_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT13__UART4_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT16__UART4_RTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT17__UART4_CTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart5_pads[] = {
|
|
||||||
MX6_PAD_CSI0_DAT14__UART5_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT15__UART5_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT18__UART5_RTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT19__UART5_CTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const i2c0_mux_pads[] = {
|
|
||||||
MX6_PAD_EIM_A25__GPIO5_IO02 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD2_CMD__GPIO1_IO11 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD2_DAT2__GPIO1_IO13 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const i2c2_mux_pads[] = {
|
|
||||||
MX6_PAD_SD1_DAT1__GPIO1_IO17 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD1_CLK__GPIO1_IO20 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_SD2_DAT1__GPIO1_IO14 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
struct i2c_pads_info i2c_pad_info0 = {
|
|
||||||
.scl = {
|
|
||||||
.i2c_mode = MX6_PAD_CSI0_DAT9__I2C1_SCL | PC_SCL,
|
|
||||||
.gpio_mode = MX6_PAD_CSI0_DAT9__GPIO5_IO27 | PC_SCL,
|
|
||||||
.gp = IMX_GPIO_NR(5, 27)
|
|
||||||
},
|
|
||||||
.sda = {
|
|
||||||
.i2c_mode = MX6_PAD_CSI0_DAT8__I2C1_SDA | PC,
|
|
||||||
.gpio_mode = MX6_PAD_CSI0_DAT8__GPIO5_IO26 | PC,
|
|
||||||
.gp = IMX_GPIO_NR(5, 26)
|
|
||||||
}
|
|
||||||
};
|
|
||||||
|
|
||||||
struct i2c_pads_info i2c_pad_info2 = {
|
|
||||||
.scl = {
|
|
||||||
.i2c_mode = MX6_PAD_GPIO_3__I2C3_SCL | PC_SCL,
|
|
||||||
.gpio_mode = MX6_PAD_GPIO_3__GPIO1_IO03 | PC_SCL,
|
|
||||||
.gp = IMX_GPIO_NR(1, 3)
|
|
||||||
},
|
|
||||||
.sda = {
|
|
||||||
.i2c_mode = MX6_PAD_GPIO_6__I2C3_SDA | PC,
|
|
||||||
.gpio_mode = MX6_PAD_GPIO_6__GPIO1_IO06 | PC,
|
|
||||||
.gp = IMX_GPIO_NR(1, 6)
|
|
||||||
}
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* This enet related pin-muxing and GPIO handling is done
|
|
||||||
* in SPL U-Boot. For early initialization. And to give the
|
|
||||||
* PHY some time to come out of reset before the U-Boot
|
|
||||||
* ethernet driver tries to access its registers via MDIO.
|
|
||||||
*/
|
|
||||||
int platinum_setup_enet(void)
|
|
||||||
{
|
|
||||||
struct iomuxc *iomux = (struct iomuxc *)IOMUXC_BASE_ADDR;
|
|
||||||
unsigned phy_reset = IMX_GPIO_NR(1, 19);
|
|
||||||
|
|
||||||
/* First configure PHY reset GPIO pin */
|
|
||||||
imx_iomux_v3_setup_pad(phy_reset_pad);
|
|
||||||
|
|
||||||
/* Reconfigure enet muxing while PHY is in reset */
|
|
||||||
gpio_direction_output(phy_reset, 0);
|
|
||||||
imx_iomux_v3_setup_multiple_pads(enet_pads, ARRAY_SIZE(enet_pads));
|
|
||||||
mdelay(10);
|
|
||||||
gpio_set_value(phy_reset, 1);
|
|
||||||
udelay(100);
|
|
||||||
|
|
||||||
/* set GPIO_16 as ENET_REF_CLK_OUT */
|
|
||||||
setbits_le32(&iomux->gpr[1], IOMUXC_GPR1_ENET_CLK_SEL_MASK);
|
|
||||||
|
|
||||||
return enable_fec_anatop_clock(0, ENET_50MHZ);
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_i2c(void)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(i2c0_mux_pads,
|
|
||||||
ARRAY_SIZE(i2c0_mux_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(i2c2_mux_pads,
|
|
||||||
ARRAY_SIZE(i2c2_mux_pads));
|
|
||||||
|
|
||||||
mdelay(10);
|
|
||||||
|
|
||||||
/* Disable i2c mux 0 */
|
|
||||||
gpio_direction_output(GPIO_I2C0_SEL0, 0);
|
|
||||||
gpio_direction_output(GPIO_I2C0_SEL1, 0);
|
|
||||||
gpio_direction_output(GPIO_I2C0_ENBN, 1);
|
|
||||||
|
|
||||||
/* Disable i2c mux 1 */
|
|
||||||
gpio_direction_output(GPIO_I2C2_SEL0, 0);
|
|
||||||
gpio_direction_output(GPIO_I2C2_SEL1, 0);
|
|
||||||
gpio_direction_output(GPIO_I2C2_ENBN, 1);
|
|
||||||
|
|
||||||
udelay(10);
|
|
||||||
|
|
||||||
setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info0);
|
|
||||||
setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info2);
|
|
||||||
|
|
||||||
/* Disable all leds */
|
|
||||||
i2c_set_bus_num(0);
|
|
||||||
i2c_reg_write(0x60, 0x05, 0x55);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_spi(void)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(ecspi1_pads, ARRAY_SIZE(ecspi1_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(ecspi2_pads, ARRAY_SIZE(ecspi2_pads));
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_uart(void)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart1_pads, ARRAY_SIZE(uart1_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart4_pads, ARRAY_SIZE(uart4_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart5_pads, ARRAY_SIZE(uart5_pads));
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_phy_config(struct phy_device *phydev)
|
|
||||||
{
|
|
||||||
/* Use generic infrastructure, no specific setup */
|
|
||||||
if (phydev->drv->config)
|
|
||||||
phydev->drv->config(phydev);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_gpio(void)
|
|
||||||
{
|
|
||||||
/* Reset FPGA's */
|
|
||||||
gpio_direction_output(GPIO_IP_NCONFIG, 0);
|
|
||||||
gpio_direction_output(GPIO_HK_NCONFIG, 0);
|
|
||||||
gpio_direction_output(GPIO_LS_NCONFIG, 0);
|
|
||||||
udelay(3);
|
|
||||||
gpio_set_value(GPIO_IP_NCONFIG, 1);
|
|
||||||
gpio_set_value(GPIO_HK_NCONFIG, 1);
|
|
||||||
gpio_set_value(GPIO_LS_NCONFIG, 1);
|
|
||||||
|
|
||||||
/* no dmd configuration yet */
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_usb(void)
|
|
||||||
{
|
|
||||||
/* Reset usb hub */
|
|
||||||
gpio_direction_output(GPIO_USB_RESET, 0);
|
|
||||||
udelay(100);
|
|
||||||
gpio_set_value(GPIO_USB_RESET, 1);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_finished(void)
|
|
||||||
{
|
|
||||||
/* Enable led 0 */
|
|
||||||
i2c_set_bus_num(0);
|
|
||||||
i2c_reg_write(0x60, 0x05, 0x54);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
@@ -1,209 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0+
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <common.h>
|
|
||||||
#include <asm/arch/iomux.h>
|
|
||||||
#include <asm/arch/mx6-pins.h>
|
|
||||||
#include <asm/gpio.h>
|
|
||||||
#include <asm/mach-imx/iomux-v3.h>
|
|
||||||
#include <asm/mach-imx/mxc_i2c.h>
|
|
||||||
#include <miiphy.h>
|
|
||||||
#include <micrel.h>
|
|
||||||
#include <linux/delay.h>
|
|
||||||
|
|
||||||
#include "platinum.h"
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const ecspi1_pads[] = {
|
|
||||||
MX6_PAD_EIM_D16__ECSPI1_SCLK | MUX_PAD_CTRL(ECSPI1_PAD_CLK),
|
|
||||||
MX6_PAD_EIM_D17__ECSPI1_MISO | MUX_PAD_CTRL(ECSPI_PAD_MISO),
|
|
||||||
MX6_PAD_EIM_D18__ECSPI1_MOSI | MUX_PAD_CTRL(ECSPI_PAD_MOSI),
|
|
||||||
MX6_PAD_CSI0_DAT7__ECSPI1_SS0 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
/* non mounted spi nor flash for booting */
|
|
||||||
MX6_PAD_EIM_D19__ECSPI1_SS1 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
MX6_PAD_EIM_D24__ECSPI1_SS2 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
MX6_PAD_EIM_D25__ECSPI1_SS3 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const ecspi2_pads[] = {
|
|
||||||
MX6_PAD_EIM_CS0__ECSPI2_SCLK | MUX_PAD_CTRL(ECSPI2_PAD_CLK),
|
|
||||||
MX6_PAD_EIM_OE__ECSPI2_MISO | MUX_PAD_CTRL(ECSPI_PAD_MISO),
|
|
||||||
MX6_PAD_EIM_CS1__ECSPI2_MOSI | MUX_PAD_CTRL(ECSPI_PAD_MOSI),
|
|
||||||
MX6_PAD_EIM_RW__ECSPI2_SS0 | MUX_PAD_CTRL(ECSPI_PAD_SS),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const enet_pads1[] = {
|
|
||||||
MX6_PAD_ENET_MDIO__ENET_MDIO | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_MDC__ENET_MDC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TXC__RGMII_TXC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TD0__RGMII_TD0 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TD1__RGMII_TD1 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TD2__RGMII_TD2 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TD3__RGMII_TD3 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_TX_CTL__RGMII_TX_CTL | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_ENET_REF_CLK__ENET_TX_CLK | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
/* pin 35 - 1 (PHY_AD2) on reset */
|
|
||||||
MX6_PAD_RGMII_RXC__GPIO6_IO30 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 32 - 1 - (MODE0) all */
|
|
||||||
MX6_PAD_RGMII_RD0__GPIO6_IO25 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 31 - 1 - (MODE1) all */
|
|
||||||
MX6_PAD_RGMII_RD1__GPIO6_IO27 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 28 - 1 - (MODE2) all */
|
|
||||||
MX6_PAD_RGMII_RD2__GPIO6_IO28 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 27 - 1 - (MODE3) all */
|
|
||||||
MX6_PAD_RGMII_RD3__GPIO6_IO29 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 33 - 1 - (CLK125_EN) 125Mhz clockout enabled */
|
|
||||||
MX6_PAD_RGMII_RX_CTL__GPIO6_IO24 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
/* pin 42 PHY nRST */
|
|
||||||
MX6_PAD_EIM_D23__GPIO3_IO23 | MUX_PAD_CTRL(NO_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const enet_pads2[] = {
|
|
||||||
MX6_PAD_RGMII_RXC__RGMII_RXC | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_RD0__RGMII_RD0 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_RD1__RGMII_RD1 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_RD2__RGMII_RD2 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_RD3__RGMII_RD3 | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
MX6_PAD_RGMII_RX_CTL__RGMII_RX_CTL | MUX_PAD_CTRL(ENET_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart1_pads[] = {
|
|
||||||
MX6_PAD_SD3_DAT6__UART1_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_SD3_DAT7__UART1_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart2_pads[] = {
|
|
||||||
MX6_PAD_EIM_D26__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_EIM_D27__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_EIM_D28__UART2_DTE_CTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_EIM_D29__UART2_RTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
iomux_v3_cfg_t const uart4_pads[] = {
|
|
||||||
MX6_PAD_CSI0_DAT12__UART4_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT13__UART4_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT16__UART4_RTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
MX6_PAD_CSI0_DAT17__UART4_CTS_B | MUX_PAD_CTRL(UART_PAD_CTRL),
|
|
||||||
};
|
|
||||||
|
|
||||||
struct i2c_pads_info i2c_pad_info0 = {
|
|
||||||
.scl = {
|
|
||||||
.i2c_mode = MX6_PAD_CSI0_DAT9__I2C1_SCL | PC_SCL,
|
|
||||||
.gpio_mode = MX6_PAD_CSI0_DAT9__GPIO5_IO27 | PC_SCL,
|
|
||||||
.gp = IMX_GPIO_NR(5, 27)
|
|
||||||
},
|
|
||||||
.sda = {
|
|
||||||
.i2c_mode = MX6_PAD_CSI0_DAT8__I2C1_SDA | PC,
|
|
||||||
.gpio_mode = MX6_PAD_CSI0_DAT8__GPIO5_IO26 | PC,
|
|
||||||
.gp = IMX_GPIO_NR(5, 26)
|
|
||||||
}
|
|
||||||
};
|
|
||||||
|
|
||||||
struct i2c_pads_info i2c_pad_info2 = {
|
|
||||||
.scl = {
|
|
||||||
.i2c_mode = MX6_PAD_GPIO_3__I2C3_SCL | PC_SCL,
|
|
||||||
.gpio_mode = MX6_PAD_GPIO_3__GPIO1_IO03 | PC_SCL,
|
|
||||||
.gp = IMX_GPIO_NR(1, 3)
|
|
||||||
},
|
|
||||||
.sda = {
|
|
||||||
.i2c_mode = MX6_PAD_GPIO_6__I2C3_SDA | PC,
|
|
||||||
.gpio_mode = MX6_PAD_GPIO_16__GPIO7_IO11 | PC,
|
|
||||||
.gp = IMX_GPIO_NR(7, 11)
|
|
||||||
}
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* This enet related pin-muxing and GPIO handling is done
|
|
||||||
* in SPL U-Boot. For early initialization. And to give the
|
|
||||||
* PHY some time to come out of reset before the U-Boot
|
|
||||||
* ethernet driver tries to access its registers via MDIO.
|
|
||||||
*/
|
|
||||||
int platinum_setup_enet(void)
|
|
||||||
{
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(3, 23), 0);
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 30), 1);
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 25), 1);
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 27), 1);
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 28), 1);
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 29), 1);
|
|
||||||
imx_iomux_v3_setup_multiple_pads(enet_pads1, ARRAY_SIZE(enet_pads1));
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(6, 24), 1);
|
|
||||||
|
|
||||||
/* Need delay 10ms according to KSZ9021 spec */
|
|
||||||
mdelay(10);
|
|
||||||
gpio_set_value(IMX_GPIO_NR(3, 23), 1);
|
|
||||||
udelay(100);
|
|
||||||
|
|
||||||
imx_iomux_v3_setup_multiple_pads(enet_pads2, ARRAY_SIZE(enet_pads2));
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_i2c(void)
|
|
||||||
{
|
|
||||||
setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info0);
|
|
||||||
setup_i2c(2, CONFIG_SYS_I2C_SPEED, 0x7f, &i2c_pad_info2);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_spi(void)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(ecspi1_pads, ARRAY_SIZE(ecspi1_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(ecspi2_pads, ARRAY_SIZE(ecspi2_pads));
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_setup_uart(void)
|
|
||||||
{
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart1_pads, ARRAY_SIZE(uart1_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart2_pads, ARRAY_SIZE(uart2_pads));
|
|
||||||
imx_iomux_v3_setup_multiple_pads(uart4_pads, ARRAY_SIZE(uart4_pads));
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_phy_config(struct phy_device *phydev)
|
|
||||||
{
|
|
||||||
/* min rx data delay */
|
|
||||||
ksz9021_phy_extended_write(phydev, MII_KSZ9021_EXT_RGMII_RX_DATA_SKEW,
|
|
||||||
0x0);
|
|
||||||
/* min tx data delay */
|
|
||||||
ksz9021_phy_extended_write(phydev, MII_KSZ9021_EXT_RGMII_TX_DATA_SKEW,
|
|
||||||
0x0);
|
|
||||||
/* max rx/tx clock delay, min rx/tx control */
|
|
||||||
ksz9021_phy_extended_write(phydev, MII_KSZ9021_EXT_RGMII_CLOCK_SKEW,
|
|
||||||
0xf0f0);
|
|
||||||
if (phydev->drv->config)
|
|
||||||
phydev->drv->config(phydev);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_gpio(void)
|
|
||||||
{
|
|
||||||
/* Default GPIO's */
|
|
||||||
/* Toggle CONFIG_n to reset fpga on every boot */
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(5, 18), 0);
|
|
||||||
/* Need delay >=2uS */
|
|
||||||
udelay(3);
|
|
||||||
gpio_set_value(IMX_GPIO_NR(5, 18), 1);
|
|
||||||
|
|
||||||
/* Default pin 1,15 high - DLP_FLASH_WPZ */
|
|
||||||
gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
|
|
||||||
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_usb(void)
|
|
||||||
{
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
|
|
||||||
int platinum_init_finished(void)
|
|
||||||
{
|
|
||||||
return 0;
|
|
||||||
}
|
|
||||||
@@ -1,183 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0+
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*
|
|
||||||
* Based on: gw_ventana_spl.c which is:
|
|
||||||
* Copyright (C) 2014 Gateworks Corporation
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <common.h>
|
|
||||||
#include <i2c.h>
|
|
||||||
#include <init.h>
|
|
||||||
#include <asm/io.h>
|
|
||||||
#include <asm/arch/iomux.h>
|
|
||||||
#include <asm/arch/mx6-ddr.h>
|
|
||||||
#include <asm/arch/mx6-pins.h>
|
|
||||||
#include <asm/arch/sys_proto.h>
|
|
||||||
#include <asm/mach-imx/boot_mode.h>
|
|
||||||
#include <asm/mach-imx/iomux-v3.h>
|
|
||||||
#include <asm/mach-imx/mxc_i2c.h>
|
|
||||||
#include <spl.h>
|
|
||||||
|
|
||||||
#include "platinum.h"
|
|
||||||
|
|
||||||
#undef RTT_NOM_120OHM /* use 120ohm Rtt_nom vs 60ohm (lower power) */
|
|
||||||
|
|
||||||
/* Configure MX6Q/DUAL mmdc DDR io registers */
|
|
||||||
struct mx6sdl_iomux_ddr_regs mx6sdl_ddr_ioregs = {
|
|
||||||
/* SDCLK[0:1], CAS, RAS, Reset: Differential input, 40ohm */
|
|
||||||
.dram_sdclk_0 = 0x00020030,
|
|
||||||
.dram_sdclk_1 = 0x00020030,
|
|
||||||
.dram_cas = 0x00020030,
|
|
||||||
.dram_ras = 0x00020030,
|
|
||||||
.dram_reset = 0x00020030,
|
|
||||||
/* SDCKE[0:1]: 100k pull-up */
|
|
||||||
.dram_sdcke0 = 0x00003000,
|
|
||||||
.dram_sdcke1 = 0x00003000,
|
|
||||||
/* SDBA2: pull-up disabled */
|
|
||||||
.dram_sdba2 = 0x00000000,
|
|
||||||
/* SDODT[0:1]: 100k pull-up, 40 ohm */
|
|
||||||
.dram_sdodt0 = 0x00003030,
|
|
||||||
.dram_sdodt1 = 0x00003030,
|
|
||||||
/* SDQS[0:7]: Differential input, 40 ohm */
|
|
||||||
.dram_sdqs0 = 0x00000030,
|
|
||||||
.dram_sdqs1 = 0x00000030,
|
|
||||||
.dram_sdqs2 = 0x00000030,
|
|
||||||
.dram_sdqs3 = 0x00000030,
|
|
||||||
.dram_sdqs4 = 0x00000030,
|
|
||||||
.dram_sdqs5 = 0x00000030,
|
|
||||||
.dram_sdqs6 = 0x00000030,
|
|
||||||
.dram_sdqs7 = 0x00000030,
|
|
||||||
/* DQM[0:7]: Differential input, 40 ohm */
|
|
||||||
.dram_dqm0 = 0x00020030,
|
|
||||||
.dram_dqm1 = 0x00020030,
|
|
||||||
.dram_dqm2 = 0x00020030,
|
|
||||||
.dram_dqm3 = 0x00020030,
|
|
||||||
.dram_dqm4 = 0x00020030,
|
|
||||||
.dram_dqm5 = 0x00020030,
|
|
||||||
.dram_dqm6 = 0x00020030,
|
|
||||||
.dram_dqm7 = 0x00020030,
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Configure MX6Q/DUAL mmdc GRP io registers */
|
|
||||||
struct mx6sdl_iomux_grp_regs mx6sdl_grp_ioregs = {
|
|
||||||
/* DDR3 */
|
|
||||||
.grp_ddr_type = 0x000c0000,
|
|
||||||
.grp_ddrmode_ctl = 0x00020000,
|
|
||||||
/* disable DDR pullups */
|
|
||||||
.grp_ddrpke = 0x00000000,
|
|
||||||
/* ADDR[00:16], SDBA[0:1]: 40 ohm */
|
|
||||||
.grp_addds = 0x00000030,
|
|
||||||
/* CS0/CS1/SDBA2/CKE0/CKE1/SDWE: 40 ohm */
|
|
||||||
.grp_ctlds = 0x00000030,
|
|
||||||
/* DATA[00:63]: Differential input, 40 ohm */
|
|
||||||
.grp_ddrmode = 0x00020000,
|
|
||||||
.grp_b0ds = 0x00000030,
|
|
||||||
.grp_b1ds = 0x00000030,
|
|
||||||
.grp_b2ds = 0x00000030,
|
|
||||||
.grp_b3ds = 0x00000030,
|
|
||||||
.grp_b4ds = 0x00000030,
|
|
||||||
.grp_b5ds = 0x00000030,
|
|
||||||
.grp_b6ds = 0x00000030,
|
|
||||||
.grp_b7ds = 0x00000030,
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MT41K256M16HA-125 */
|
|
||||||
static struct mx6_ddr3_cfg mt41k256m16ha_125 = {
|
|
||||||
.mem_speed = 1600,
|
|
||||||
.density = 4, /* 4Gbit */
|
|
||||||
.width = 16,
|
|
||||||
.banks = 8,
|
|
||||||
.rowaddr = 15,
|
|
||||||
.coladdr = 10,
|
|
||||||
.pagesz = 2,
|
|
||||||
.trcd = 1375,
|
|
||||||
.trcmin = 4875,
|
|
||||||
.trasmin = 3500,
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Values from running the Freescale DDR stress tool via USB
|
|
||||||
*/
|
|
||||||
static struct mx6_mmdc_calibration mx6dq_mmdc_calib = {
|
|
||||||
/* write leveling calibration determine */
|
|
||||||
.p0_mpwldectrl0 = 0x0044004E,
|
|
||||||
.p0_mpwldectrl1 = 0x001F0023,
|
|
||||||
/* Read DQS Gating calibration */
|
|
||||||
.p0_mpdgctrl0 = 0x02480248,
|
|
||||||
.p0_mpdgctrl1 = 0x0210021C,
|
|
||||||
/* Read Calibration: DQS delay relative to DQ read access */
|
|
||||||
.p0_mprddlctl = 0x42444444,
|
|
||||||
/* Write Calibration: DQ/DM delay relative to DQS write access */
|
|
||||||
.p0_mpwrdlctl = 0x36322C32,
|
|
||||||
};
|
|
||||||
|
|
||||||
static void spl_dram_init(int width)
|
|
||||||
{
|
|
||||||
struct mx6_ddr3_cfg *mem = &mt41k256m16ha_125;
|
|
||||||
struct mx6_ddr_sysinfo sysinfo = {
|
|
||||||
/* width of data bus:0=16,1=32,2=64 */
|
|
||||||
.dsize = width / 32,
|
|
||||||
/* config for full 4GB range so that get_mem_size() works */
|
|
||||||
.cs_density = 32, /* 32Gb per CS */
|
|
||||||
/* single chip select */
|
|
||||||
.ncs = 1,
|
|
||||||
.cs1_mirror = 1,
|
|
||||||
.rtt_wr = 1 /*DDR3_RTT_60_OHM*/, /* RTT_Wr = RZQ/4 */
|
|
||||||
#ifdef RTT_NOM_120OHM
|
|
||||||
.rtt_nom = 2 /*DDR3_RTT_120_OHM*/, /* RTT_Nom = RZQ/2 */
|
|
||||||
#else
|
|
||||||
.rtt_nom = 1 /*DDR3_RTT_60_OHM*/, /* RTT_Nom = RZQ/4 */
|
|
||||||
#endif
|
|
||||||
.walat = 0, /* Write additional latency */
|
|
||||||
.ralat = 5, /* Read additional latency */
|
|
||||||
.mif3_mode = 3, /* Command prediction working mode */
|
|
||||||
.bi_on = 1, /* Bank interleaving enabled */
|
|
||||||
.sde_to_rst = 0x10, /* 14 cycles, 200us (JEDEC default) */
|
|
||||||
.rst_to_cke = 0x23, /* 33 cycles, 500us (JEDEC default) */
|
|
||||||
.ddr_type = DDR_TYPE_DDR3,
|
|
||||||
.refsel = 1, /* Refresh cycles at 32KHz */
|
|
||||||
.refr = 7, /* 8 refresh commands per refresh cycle */
|
|
||||||
};
|
|
||||||
|
|
||||||
mx6sdl_dram_iocfg(width, &mx6sdl_ddr_ioregs, &mx6sdl_grp_ioregs);
|
|
||||||
mx6_dram_cfg(&sysinfo, &mx6dq_mmdc_calib, mem);
|
|
||||||
}
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Called from C runtime startup code (arch/arm/lib/crt0.S:_main)
|
|
||||||
* - we have a stack and a place to store GD, both in SRAM
|
|
||||||
* - no variable global data is available
|
|
||||||
*/
|
|
||||||
void board_init_f(ulong dummy)
|
|
||||||
{
|
|
||||||
/* Setup AIPS and disable watchdog */
|
|
||||||
arch_cpu_init();
|
|
||||||
|
|
||||||
ccgr_init();
|
|
||||||
gpr_init();
|
|
||||||
|
|
||||||
/* UART iomux */
|
|
||||||
board_early_init_f();
|
|
||||||
|
|
||||||
/* Setup GP timer */
|
|
||||||
timer_init();
|
|
||||||
|
|
||||||
/* UART clocks enabled and gd valid - init serial console */
|
|
||||||
preloader_console_init();
|
|
||||||
|
|
||||||
/* Init DDR with 32bit width */
|
|
||||||
spl_dram_init(32);
|
|
||||||
|
|
||||||
/* Clear the BSS */
|
|
||||||
memset(__bss_start, 0, __bss_end - __bss_start);
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Setup enet related MUXing early to give the PHY
|
|
||||||
* some time to wake-up from reset
|
|
||||||
*/
|
|
||||||
platinum_setup_enet();
|
|
||||||
|
|
||||||
/* load/boot image from boot device */
|
|
||||||
board_init_r(NULL, 0);
|
|
||||||
}
|
|
||||||
@@ -1,186 +0,0 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0+
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014 Stefan Roese <sr@denx.de>
|
|
||||||
*
|
|
||||||
* Based on: gw_ventana_spl.c which is:
|
|
||||||
* Copyright (C) 2014 Gateworks Corporation
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <common.h>
|
|
||||||
#include <i2c.h>
|
|
||||||
#include <init.h>
|
|
||||||
#include <asm/io.h>
|
|
||||||
#include <asm/arch/iomux.h>
|
|
||||||
#include <asm/arch/mx6-ddr.h>
|
|
||||||
#include <asm/arch/mx6-pins.h>
|
|
||||||
#include <asm/arch/sys_proto.h>
|
|
||||||
#include <asm/mach-imx/boot_mode.h>
|
|
||||||
#include <asm/mach-imx/iomux-v3.h>
|
|
||||||
#include <asm/mach-imx/mxc_i2c.h>
|
|
||||||
#include <spl.h>
|
|
||||||
|
|
||||||
#include "platinum.h"
|
|
||||||
|
|
||||||
#undef RTT_NOM_120OHM /* use 120ohm Rtt_nom vs 60ohm (lower power) */
|
|
||||||
|
|
||||||
/* Configure MX6Q/DUAL mmdc DDR io registers */
|
|
||||||
struct mx6dq_iomux_ddr_regs mx6dq_ddr_ioregs = {
|
|
||||||
/* SDCLK[0:1], CAS, RAS, Reset: Differential input, 40ohm */
|
|
||||||
.dram_sdclk_0 = 0x00020030,
|
|
||||||
.dram_sdclk_1 = 0x00020030,
|
|
||||||
.dram_cas = 0x00020030,
|
|
||||||
.dram_ras = 0x00020030,
|
|
||||||
.dram_reset = 0x00020030,
|
|
||||||
/* SDCKE[0:1]: 100k pull-up */
|
|
||||||
.dram_sdcke0 = 0x00003000,
|
|
||||||
.dram_sdcke1 = 0x00003000,
|
|
||||||
/* SDBA2: pull-up disabled */
|
|
||||||
.dram_sdba2 = 0x00000000,
|
|
||||||
/* SDODT[0:1]: 100k pull-up, 40 ohm */
|
|
||||||
.dram_sdodt0 = 0x00003030,
|
|
||||||
.dram_sdodt1 = 0x00003030,
|
|
||||||
/* SDQS[0:7]: Differential input, 40 ohm */
|
|
||||||
.dram_sdqs0 = 0x00000030,
|
|
||||||
.dram_sdqs1 = 0x00000030,
|
|
||||||
.dram_sdqs2 = 0x00000030,
|
|
||||||
.dram_sdqs3 = 0x00000030,
|
|
||||||
.dram_sdqs4 = 0x00000030,
|
|
||||||
.dram_sdqs5 = 0x00000030,
|
|
||||||
.dram_sdqs6 = 0x00000030,
|
|
||||||
.dram_sdqs7 = 0x00000030,
|
|
||||||
/* DQM[0:7]: Differential input, 40 ohm */
|
|
||||||
.dram_dqm0 = 0x00020030,
|
|
||||||
.dram_dqm1 = 0x00020030,
|
|
||||||
.dram_dqm2 = 0x00020030,
|
|
||||||
.dram_dqm3 = 0x00020030,
|
|
||||||
.dram_dqm4 = 0x00020030,
|
|
||||||
.dram_dqm5 = 0x00020030,
|
|
||||||
.dram_dqm6 = 0x00020030,
|
|
||||||
.dram_dqm7 = 0x00020030,
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Configure MX6Q/DUAL mmdc GRP io registers */
|
|
||||||
struct mx6dq_iomux_grp_regs mx6dq_grp_ioregs = {
|
|
||||||
/* DDR3 */
|
|
||||||
.grp_ddr_type = 0x000c0000,
|
|
||||||
.grp_ddrmode_ctl = 0x00020000,
|
|
||||||
/* disable DDR pullups */
|
|
||||||
.grp_ddrpke = 0x00000000,
|
|
||||||
/* ADDR[00:16], SDBA[0:1]: 40 ohm */
|
|
||||||
.grp_addds = 0x00000030,
|
|
||||||
/* CS0/CS1/SDBA2/CKE0/CKE1/SDWE: 40 ohm */
|
|
||||||
.grp_ctlds = 0x00000030,
|
|
||||||
/* DATA[00:63]: Differential input, 40 ohm */
|
|
||||||
.grp_ddrmode = 0x00020000,
|
|
||||||
.grp_b0ds = 0x00000030,
|
|
||||||
.grp_b1ds = 0x00000030,
|
|
||||||
.grp_b2ds = 0x00000030,
|
|
||||||
.grp_b3ds = 0x00000030,
|
|
||||||
.grp_b4ds = 0x00000030,
|
|
||||||
.grp_b5ds = 0x00000030,
|
|
||||||
.grp_b6ds = 0x00000030,
|
|
||||||
.grp_b7ds = 0x00000030,
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MT41J128M16JT-125 */
|
|
||||||
static struct mx6_ddr3_cfg mt41j128m16jt_125 = {
|
|
||||||
.mem_speed = 1600,
|
|
||||||
.density = 2,
|
|
||||||
.width = 16,
|
|
||||||
.banks = 8,
|
|
||||||
.rowaddr = 14,
|
|
||||||
.coladdr = 10,
|
|
||||||
.pagesz = 2,
|
|
||||||
.trcd = 1375,
|
|
||||||
.trcmin = 4875,
|
|
||||||
.trasmin = 3500,
|
|
||||||
};
|
|
||||||
|
|
||||||
static struct mx6_mmdc_calibration mx6dq_mmdc_calib = {
|
|
||||||
/* Write leveling calibration determine */
|
|
||||||
.p0_mpwldectrl0 = 0x001f001f,
|
|
||||||
.p0_mpwldectrl1 = 0x001f001f,
|
|
||||||
.p1_mpwldectrl0 = 0x00440044,
|
|
||||||
.p1_mpwldectrl1 = 0x00440044,
|
|
||||||
/* Read DQS Gating calibration */
|
|
||||||
.p0_mpdgctrl0 = 0x434b0350,
|
|
||||||
.p0_mpdgctrl1 = 0x034c0359,
|
|
||||||
.p1_mpdgctrl0 = 0x434b0350,
|
|
||||||
.p1_mpdgctrl1 = 0x03650348,
|
|
||||||
/* Read Calibration: DQS delay relative to DQ read access */
|
|
||||||
.p0_mprddlctl = 0x4436383b,
|
|
||||||
.p1_mprddlctl = 0x39393341,
|
|
||||||
/* Write Calibration: DQ/DM delay relative to DQS write access */
|
|
||||||
.p0_mpwrdlctl = 0x35373933,
|
|
||||||
.p1_mpwrdlctl = 0x48254a36,
|
|
||||||
};
|
|
||||||
|
|
||||||
static void spl_dram_init(int width)
|
|
||||||
{
|
|
||||||
struct mx6_ddr3_cfg *mem = &mt41j128m16jt_125;
|
|
||||||
struct mx6_ddr_sysinfo sysinfo = {
|
|
||||||
/* width of data bus:0=16,1=32,2=64 */
|
|
||||||
.dsize = width / 32,
|
|
||||||
/* config for full 4GB range so that get_mem_size() works */
|
|
||||||
.cs_density = 32, /* 32Gb per CS */
|
|
||||||
/* single chip select */
|
|
||||||
.ncs = 1,
|
|
||||||
.cs1_mirror = 1,
|
|
||||||
.rtt_wr = 1 /*DDR3_RTT_60_OHM*/, /* RTT_Wr = RZQ/4 */
|
|
||||||
#ifdef RTT_NOM_120OHM
|
|
||||||
.rtt_nom = 2 /*DDR3_RTT_120_OHM*/, /* RTT_Nom = RZQ/2 */
|
|
||||||
#else
|
|
||||||
.rtt_nom = 1 /*DDR3_RTT_60_OHM*/, /* RTT_Nom = RZQ/4 */
|
|
||||||
#endif
|
|
||||||
.walat = 0, /* Write additional latency */
|
|
||||||
.ralat = 5, /* Read additional latency */
|
|
||||||
.mif3_mode = 3, /* Command prediction working mode */
|
|
||||||
.bi_on = 1, /* Bank interleaving enabled */
|
|
||||||
.sde_to_rst = 0x10, /* 14 cycles, 200us (JEDEC default) */
|
|
||||||
.rst_to_cke = 0x23, /* 33 cycles, 500us (JEDEC default) */
|
|
||||||
.ddr_type = DDR_TYPE_DDR3,
|
|
||||||
.refsel = 1, /* Refresh cycles at 32KHz */
|
|
||||||
.refr = 7, /* 8 refresh commands per refresh cycle */
|
|
||||||
};
|
|
||||||
|
|
||||||
mx6dq_dram_iocfg(width, &mx6dq_ddr_ioregs, &mx6dq_grp_ioregs);
|
|
||||||
mx6_dram_cfg(&sysinfo, &mx6dq_mmdc_calib, mem);
|
|
||||||
}
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Called from C runtime startup code (arch/arm/lib/crt0.S:_main)
|
|
||||||
* - we have a stack and a place to store GD, both in SRAM
|
|
||||||
* - no variable global data is available
|
|
||||||
*/
|
|
||||||
void board_init_f(ulong dummy)
|
|
||||||
{
|
|
||||||
/* Setup AIPS and disable watchdog */
|
|
||||||
arch_cpu_init();
|
|
||||||
|
|
||||||
ccgr_init();
|
|
||||||
gpr_init();
|
|
||||||
|
|
||||||
/* UART iomux */
|
|
||||||
board_early_init_f();
|
|
||||||
|
|
||||||
/* Setup GP timer */
|
|
||||||
timer_init();
|
|
||||||
|
|
||||||
/* UART clocks enabled and gd valid - init serial console */
|
|
||||||
preloader_console_init();
|
|
||||||
|
|
||||||
/* Init DDR with 32bit width */
|
|
||||||
spl_dram_init(32);
|
|
||||||
|
|
||||||
/* Clear the BSS */
|
|
||||||
memset(__bss_start, 0, __bss_end - __bss_start);
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Setup enet related MUXing early to give the PHY
|
|
||||||
* some time to wake-up from reset
|
|
||||||
*/
|
|
||||||
platinum_setup_enet();
|
|
||||||
|
|
||||||
/* load/boot image from boot device */
|
|
||||||
board_init_r(NULL, 0);
|
|
||||||
}
|
|
||||||
@@ -1,67 +0,0 @@
|
|||||||
CONFIG_ARM=y
|
|
||||||
CONFIG_ARCH_MX6=y
|
|
||||||
CONFIG_SYS_TEXT_BASE=0x17800000
|
|
||||||
CONFIG_SPL_GPIO_SUPPORT=y
|
|
||||||
CONFIG_SPL_LIBCOMMON_SUPPORT=y
|
|
||||||
CONFIG_SPL_LIBGENERIC_SUPPORT=y
|
|
||||||
CONFIG_NR_DRAM_BANKS=1
|
|
||||||
CONFIG_ENV_SIZE=0x20000
|
|
||||||
CONFIG_ENV_OFFSET=0x1000000
|
|
||||||
CONFIG_MX6DL=y
|
|
||||||
CONFIG_TARGET_PLATINUM_PICON=y
|
|
||||||
CONFIG_SPL_TEXT_BASE=0x00908000
|
|
||||||
CONFIG_SPL_MMC_SUPPORT=y
|
|
||||||
CONFIG_SPL_SERIAL_SUPPORT=y
|
|
||||||
CONFIG_SPL=y
|
|
||||||
CONFIG_ENV_OFFSET_REDUND=0x1080000
|
|
||||||
CONFIG_SPL_LIBDISK_SUPPORT=y
|
|
||||||
CONFIG_SUPPORT_RAW_INITRD=y
|
|
||||||
CONFIG_SYS_EXTRA_OPTIONS="IMX_CONFIG=arch/arm/mach-imx/spl_sd.cfg"
|
|
||||||
CONFIG_BOOTDELAY=3
|
|
||||||
CONFIG_USE_PREBOOT=y
|
|
||||||
CONFIG_BOARD_EARLY_INIT_F=y
|
|
||||||
CONFIG_MISC_INIT_R=y
|
|
||||||
CONFIG_SPL_DMA=y
|
|
||||||
CONFIG_SPL_FS_EXT4=y
|
|
||||||
CONFIG_SPL_I2C_SUPPORT=y
|
|
||||||
CONFIG_SPL_NAND_SUPPORT=y
|
|
||||||
CONFIG_SPL_WATCHDOG_SUPPORT=y
|
|
||||||
CONFIG_HUSH_PARSER=y
|
|
||||||
CONFIG_SYS_PROMPT="picon > "
|
|
||||||
CONFIG_CMD_BOOTZ=y
|
|
||||||
# CONFIG_CMD_FLASH is not set
|
|
||||||
CONFIG_CMD_GPIO=y
|
|
||||||
CONFIG_CMD_I2C=y
|
|
||||||
CONFIG_CMD_MMC=y
|
|
||||||
CONFIG_CMD_NAND_TRIMFFS=y
|
|
||||||
CONFIG_CMD_USB=y
|
|
||||||
# CONFIG_CMD_SETEXPR is not set
|
|
||||||
CONFIG_CMD_DHCP=y
|
|
||||||
CONFIG_CMD_MII=y
|
|
||||||
CONFIG_CMD_PING=y
|
|
||||||
CONFIG_CMD_CACHE=y
|
|
||||||
CONFIG_CMD_TIME=y
|
|
||||||
CONFIG_CMD_EXT2=y
|
|
||||||
CONFIG_CMD_EXT4=y
|
|
||||||
CONFIG_CMD_EXT4_WRITE=y
|
|
||||||
CONFIG_CMD_FAT=y
|
|
||||||
CONFIG_CMD_FS_GENERIC=y
|
|
||||||
CONFIG_CMD_MTDPARTS=y
|
|
||||||
CONFIG_MTDIDS_DEFAULT="nand0=gpmi-nand"
|
|
||||||
CONFIG_MTDPARTS_DEFAULT="mtdparts=gpmi-nand:14M(spl),2M(uboot),512k(env1),512k(env2),495M(ubi0),14M(res0),2M(res1),512k(res2),512k(res3),-(ubi1)"
|
|
||||||
CONFIG_CMD_UBI=y
|
|
||||||
CONFIG_ENV_OVERWRITE=y
|
|
||||||
CONFIG_ENV_IS_IN_NAND=y
|
|
||||||
CONFIG_SYS_REDUNDAND_ENVIRONMENT=y
|
|
||||||
CONFIG_SYS_RELOC_GD_ENV_ADDR=y
|
|
||||||
CONFIG_BOUNCE_BUFFER=y
|
|
||||||
CONFIG_FSL_USDHC=y
|
|
||||||
CONFIG_MTD=y
|
|
||||||
CONFIG_MTD_RAW_NAND=y
|
|
||||||
CONFIG_NAND_MXS=y
|
|
||||||
CONFIG_PHYLIB=y
|
|
||||||
CONFIG_MII=y
|
|
||||||
CONFIG_MXC_UART=y
|
|
||||||
CONFIG_USB=y
|
|
||||||
CONFIG_USB_STORAGE=y
|
|
||||||
CONFIG_OF_LIBFDT=y
|
|
||||||
@@ -1,69 +0,0 @@
|
|||||||
CONFIG_ARM=y
|
|
||||||
CONFIG_ARCH_MX6=y
|
|
||||||
CONFIG_SYS_TEXT_BASE=0x17800000
|
|
||||||
CONFIG_SPL_GPIO_SUPPORT=y
|
|
||||||
CONFIG_SPL_LIBCOMMON_SUPPORT=y
|
|
||||||
CONFIG_SPL_LIBGENERIC_SUPPORT=y
|
|
||||||
CONFIG_NR_DRAM_BANKS=1
|
|
||||||
CONFIG_ENV_SIZE=0x20000
|
|
||||||
CONFIG_ENV_OFFSET=0x1000000
|
|
||||||
CONFIG_MX6Q=y
|
|
||||||
CONFIG_TARGET_PLATINUM_TITANIUM=y
|
|
||||||
CONFIG_SPL_TEXT_BASE=0x00908000
|
|
||||||
CONFIG_SPL_MMC_SUPPORT=y
|
|
||||||
CONFIG_SPL_SERIAL_SUPPORT=y
|
|
||||||
CONFIG_SPL=y
|
|
||||||
CONFIG_ENV_OFFSET_REDUND=0x1080000
|
|
||||||
CONFIG_SPL_LIBDISK_SUPPORT=y
|
|
||||||
CONFIG_SUPPORT_RAW_INITRD=y
|
|
||||||
CONFIG_SYS_EXTRA_OPTIONS="IMX_CONFIG=arch/arm/mach-imx/spl_sd.cfg"
|
|
||||||
CONFIG_BOOTDELAY=3
|
|
||||||
CONFIG_USE_PREBOOT=y
|
|
||||||
CONFIG_BOARD_EARLY_INIT_F=y
|
|
||||||
CONFIG_MISC_INIT_R=y
|
|
||||||
CONFIG_SPL_DMA=y
|
|
||||||
CONFIG_SPL_FS_EXT4=y
|
|
||||||
CONFIG_SPL_I2C_SUPPORT=y
|
|
||||||
CONFIG_SPL_NAND_SUPPORT=y
|
|
||||||
CONFIG_SPL_WATCHDOG_SUPPORT=y
|
|
||||||
CONFIG_HUSH_PARSER=y
|
|
||||||
CONFIG_SYS_PROMPT="titanium > "
|
|
||||||
CONFIG_CMD_BOOTZ=y
|
|
||||||
# CONFIG_CMD_FLASH is not set
|
|
||||||
CONFIG_CMD_GPIO=y
|
|
||||||
CONFIG_CMD_I2C=y
|
|
||||||
CONFIG_CMD_MMC=y
|
|
||||||
CONFIG_CMD_NAND_TRIMFFS=y
|
|
||||||
CONFIG_CMD_USB=y
|
|
||||||
# CONFIG_CMD_SETEXPR is not set
|
|
||||||
CONFIG_CMD_DHCP=y
|
|
||||||
CONFIG_CMD_MII=y
|
|
||||||
CONFIG_CMD_PING=y
|
|
||||||
CONFIG_CMD_CACHE=y
|
|
||||||
CONFIG_CMD_TIME=y
|
|
||||||
CONFIG_CMD_EXT2=y
|
|
||||||
CONFIG_CMD_EXT4=y
|
|
||||||
CONFIG_CMD_EXT4_WRITE=y
|
|
||||||
CONFIG_CMD_FAT=y
|
|
||||||
CONFIG_CMD_FS_GENERIC=y
|
|
||||||
CONFIG_CMD_MTDPARTS=y
|
|
||||||
CONFIG_MTDIDS_DEFAULT="nand0=gpmi-nand"
|
|
||||||
CONFIG_MTDPARTS_DEFAULT="mtdparts=gpmi-nand:14M(spl),2M(uboot),512k(env1),512k(env2),-(ubi)"
|
|
||||||
CONFIG_CMD_UBI=y
|
|
||||||
CONFIG_ENV_OVERWRITE=y
|
|
||||||
CONFIG_ENV_IS_IN_NAND=y
|
|
||||||
CONFIG_SYS_REDUNDAND_ENVIRONMENT=y
|
|
||||||
CONFIG_SYS_RELOC_GD_ENV_ADDR=y
|
|
||||||
CONFIG_BOUNCE_BUFFER=y
|
|
||||||
CONFIG_FSL_USDHC=y
|
|
||||||
CONFIG_MTD=y
|
|
||||||
CONFIG_MTD_RAW_NAND=y
|
|
||||||
CONFIG_NAND_MXS=y
|
|
||||||
CONFIG_PHYLIB=y
|
|
||||||
CONFIG_PHY_MICREL=y
|
|
||||||
CONFIG_PHY_MICREL_KSZ90X1=y
|
|
||||||
CONFIG_MII=y
|
|
||||||
CONFIG_MXC_UART=y
|
|
||||||
CONFIG_USB=y
|
|
||||||
CONFIG_USB_STORAGE=y
|
|
||||||
CONFIG_OF_LIBFDT=y
|
|
||||||
@@ -1,189 +0,0 @@
|
|||||||
/* SPDX-License-Identifier: GPL-2.0+ */
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
*/
|
|
||||||
|
|
||||||
#ifndef __PLATINUM_CONFIG_H__
|
|
||||||
#define __PLATINUM_CONFIG_H__
|
|
||||||
|
|
||||||
/* SPL */
|
|
||||||
|
|
||||||
/* Location in NAND to read U-Boot from */
|
|
||||||
#define CONFIG_SYS_NAND_U_BOOT_OFFS (14 * 1024 * 1024)
|
|
||||||
|
|
||||||
#include "imx6_spl.h" /* common IMX6 SPL configuration */
|
|
||||||
#include "mx6_common.h"
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Hardware configuration
|
|
||||||
*/
|
|
||||||
|
|
||||||
/* UART config */
|
|
||||||
#define CONFIG_MXC_UART_BASE UART1_BASE
|
|
||||||
|
|
||||||
/* I2C config */
|
|
||||||
#define CONFIG_SYS_I2C
|
|
||||||
#define CONFIG_SYS_I2C_MXC
|
|
||||||
#define CONFIG_SYS_I2C_MXC_I2C1 /* enable I2C bus 1 */
|
|
||||||
#define CONFIG_SYS_I2C_MXC_I2C2 /* enable I2C bus 2 */
|
|
||||||
#define CONFIG_SYS_I2C_MXC_I2C3 /* enable I2C bus 3 */
|
|
||||||
#define CONFIG_SYS_I2C_SPEED 100000
|
|
||||||
|
|
||||||
/* MMC config */
|
|
||||||
#define CONFIG_SYS_FSL_ESDHC_ADDR 0
|
|
||||||
#define CONFIG_SYS_FSL_USDHC_NUM 1
|
|
||||||
|
|
||||||
/* Ethernet config */
|
|
||||||
#define CONFIG_FEC_MXC
|
|
||||||
#define IMX_FEC_BASE ENET_BASE_ADDR
|
|
||||||
|
|
||||||
/* USB config */
|
|
||||||
#define CONFIG_MXC_USB_PORT 1
|
|
||||||
#define CONFIG_MXC_USB_PORTSC (PORT_PTS_UTMI | PORT_PTS_PTW)
|
|
||||||
#define CONFIG_MXC_USB_FLAGS 0
|
|
||||||
|
|
||||||
/* Memory config */
|
|
||||||
#define PHYS_SDRAM MMDC0_ARB_BASE_ADDR
|
|
||||||
#ifndef PHYS_SDRAM_SIZE
|
|
||||||
#define PHYS_SDRAM_SIZE (1024 << 20)
|
|
||||||
#endif
|
|
||||||
|
|
||||||
#define CONFIG_SYS_SDRAM_BASE PHYS_SDRAM
|
|
||||||
#define CONFIG_SYS_INIT_RAM_ADDR IRAM_BASE_ADDR
|
|
||||||
#define CONFIG_SYS_INIT_RAM_SIZE IRAM_SIZE
|
|
||||||
|
|
||||||
#define CONFIG_SYS_INIT_SP_OFFSET (CONFIG_SYS_INIT_RAM_SIZE - \
|
|
||||||
GENERATED_GBL_DATA_SIZE)
|
|
||||||
#define CONFIG_SYS_INIT_SP_ADDR (CONFIG_SYS_INIT_RAM_ADDR + \
|
|
||||||
CONFIG_SYS_INIT_SP_OFFSET)
|
|
||||||
|
|
||||||
#define CONFIG_SYS_MALLOC_LEN (16 * 1024 * 1024)
|
|
||||||
|
|
||||||
#ifdef CONFIG_CMD_NAND
|
|
||||||
|
|
||||||
/* NAND config */
|
|
||||||
#ifndef CONFIG_SYS_NAND_MAX_CHIPS
|
|
||||||
#define CONFIG_SYS_NAND_MAX_CHIPS 2
|
|
||||||
#endif
|
|
||||||
#define CONFIG_SYS_MAX_NAND_DEVICE 1
|
|
||||||
#define CONFIG_SYS_NAND_BASE 0x40000000
|
|
||||||
#define CONFIG_SYS_NAND_5_ADDR_CYCLE
|
|
||||||
#define CONFIG_SYS_NAND_ONFI_DETECTION
|
|
||||||
|
|
||||||
/* DMA config, needed for GPMI/MXS NAND support */
|
|
||||||
|
|
||||||
/* Environment in NAND */
|
|
||||||
|
|
||||||
#else /* CONFIG_CMD_NAND */
|
|
||||||
|
|
||||||
/* Environment in MMC */
|
|
||||||
|
|
||||||
#endif /* CONFIG_CMD_NAND */
|
|
||||||
|
|
||||||
/*
|
|
||||||
* U-Boot configuration
|
|
||||||
*/
|
|
||||||
|
|
||||||
/* Board startup config */
|
|
||||||
|
|
||||||
#define CONFIG_BOOTCOMMAND "run bootubi_scr"
|
|
||||||
|
|
||||||
/* Miscellaneous configurable options */
|
|
||||||
|
|
||||||
/* MTD/UBI/UBIFS config */
|
|
||||||
|
|
||||||
/*
|
|
||||||
* Environment configuration
|
|
||||||
*/
|
|
||||||
|
|
||||||
#if (CONFIG_SYS_NAND_MAX_CHIPS == 1)
|
|
||||||
#define CONFIG_COMMON_ENV_UBI \
|
|
||||||
"setubipartition=env set ubipartition ubi\0" \
|
|
||||||
"setubirfs=env set ubirfs $ubipartition:rootfs$boot_vol\0"
|
|
||||||
#elif (CONFIG_SYS_NAND_MAX_CHIPS == 2)
|
|
||||||
#define CONFIG_COMMON_ENV_UBI \
|
|
||||||
"setubipartition=env set ubipartition ubi$boot_vol\0" \
|
|
||||||
"setubirfs=env set ubirfs ubi0:rootfs\0"
|
|
||||||
#endif
|
|
||||||
|
|
||||||
#define CONFIG_COMMON_ENV_MISC \
|
|
||||||
"user=user\0" \
|
|
||||||
"project="CONFIG_PLATINUM_PROJECT"\0" \
|
|
||||||
"uimage=uImage\0" \
|
|
||||||
"dtb="CONFIG_PLATINUM_CPU"-platinum-"CONFIG_PLATINUM_PROJECT".dtb\0" \
|
|
||||||
"serverip=serverip\0" \
|
|
||||||
"memaddrlinux=0x10800000\0" \
|
|
||||||
"memaddrsrc=0x11000000\0" \
|
|
||||||
"memaddrdtb=0x12000000\0" \
|
|
||||||
"console=ttymxc0\0" \
|
|
||||||
"baudrate=115200\0" \
|
|
||||||
"boot_scr=boot.uboot\0" \
|
|
||||||
"boot_vol=0\0" \
|
|
||||||
"mtdids="CONFIG_MTDIDS_DEFAULT"\0" \
|
|
||||||
"mtdparts="CONFIG_MTDPARTS_DEFAULT"\0" \
|
|
||||||
"mmcfs=ext2\0" \
|
|
||||||
"mmcrootpart=1\0" \
|
|
||||||
\
|
|
||||||
"setnfspath=env set nfspath /home/nfs/$user/$project/root\0" \
|
|
||||||
"settftpfilelinux=env set tftpfilelinux $user/$project/$uimage\0" \
|
|
||||||
"settftpfiledtb=env set tftpfiledtb $user/$project/$dtb\0" \
|
|
||||||
"setubifilelinux=env set ubifilelinux boot/$uimage\0" \
|
|
||||||
"setubipfiledtb=env set ubifiledtb boot/$dtb\0" \
|
|
||||||
"setmmcrootdev=env set mmcrootdev /dev/mmcblk0p$mmcrootpart\0" \
|
|
||||||
"setmmcfilelinux=env set mmcfilelinux /boot/$uimage\0" \
|
|
||||||
"setmmcfiledtb=env set mmcfiledtb /boot/$dtb\0" \
|
|
||||||
\
|
|
||||||
"loadtftpkernel=dhcp $memaddrlinux $tftpfilelinux\0" \
|
|
||||||
"loadtftpdtb=dhcp $memaddrdtb $tftpfiledtb\0" \
|
|
||||||
"loadubikernel=ubifsload $memaddrlinux $ubifilelinux\0" \
|
|
||||||
"loadubidtb=ubifsload $memaddrdtb $ubifiledtb\0" \
|
|
||||||
"loadmmckernel=${mmcfs}load mmc 0:$mmcrootpart $memaddrlinux " \
|
|
||||||
"$mmcfilelinux\0" \
|
|
||||||
"loadmmcdtb=${mmcfs}load mmc 0:$mmcrootpart $memaddrdtb " \
|
|
||||||
"$mmcfiledtb\0" \
|
|
||||||
\
|
|
||||||
"ubipart=ubi part $ubipartition\0" \
|
|
||||||
"ubimount=ubifsmount $ubirfs\0" \
|
|
||||||
\
|
|
||||||
"setbootargscommon=env set bootargs $bootargs " \
|
|
||||||
"console=$console,$baudrate enable_wait_mode=off\0" \
|
|
||||||
"setbootargsmtd=env set bootargs $bootargs $mtdparts\0" \
|
|
||||||
"setbootargsdhcp=env set bootargs $bootargs ip=dhcp\0" \
|
|
||||||
"setbootargsubirfs=env set bootargs $bootargs " \
|
|
||||||
"ubi.mtd=$ubipartition root=$ubirfs rootfstype=ubifs\0" \
|
|
||||||
"setbootargsnfsrfs=env set bootargs $bootargs root=/dev/nfs " \
|
|
||||||
"nfsroot=$serverip:$nfspath,v3,tcp\0" \
|
|
||||||
"setbootargsmmcrfs=env set bootargs $bootargs " \
|
|
||||||
"root=$mmcrootdev rootwait rw\0" \
|
|
||||||
\
|
|
||||||
"bootnet=run settftpfilelinux settftpfiledtb setnfspath " \
|
|
||||||
"setbootargscommon setbootargsmtd setbootargsdhcp " \
|
|
||||||
"setbootargsnfsrfs;" \
|
|
||||||
"run loadtftpkernel loadtftpdtb;" \
|
|
||||||
"bootm $memaddrlinux - $memaddrdtb\0" \
|
|
||||||
"bootnet_ubirfs=run settftpfilelinux settftpfiledtb;" \
|
|
||||||
"run setubipartition setubirfs;" \
|
|
||||||
"run setbootargscommon setbootargsmtd " \
|
|
||||||
"setbootargsubirfs;" \
|
|
||||||
"run loadtftpkernel loadtftpdtb;" \
|
|
||||||
"bootm $memaddrlinux - $memaddrdtb\0" \
|
|
||||||
"bootubi=run setubipartition setubirfs setubifilelinux " \
|
|
||||||
"setubipfiledtb;" \
|
|
||||||
"run setbootargscommon setbootargsmtd " \
|
|
||||||
"setbootargsubirfs;" \
|
|
||||||
"run ubipart ubimount loadubikernel loadubidtb;" \
|
|
||||||
"bootm $memaddrlinux - $memaddrdtb\0" \
|
|
||||||
"bootubi_scr=run setubipartition setubirfs;" \
|
|
||||||
"run ubipart ubimount;" \
|
|
||||||
"if ubifsload ${memaddrsrc} boot/${boot_scr}; " \
|
|
||||||
"then source ${memaddrsrc}; else run bootubi; fi\0" \
|
|
||||||
"bootmmc=run setmmcrootdev setmmcfilelinux setmmcfiledtb " \
|
|
||||||
"setbootargscommon setbootargsmmcrfs;" \
|
|
||||||
"run loadmmckernel loadmmcdtb;" \
|
|
||||||
"bootm $memaddrlinux - $memaddrdtb\0" \
|
|
||||||
\
|
|
||||||
"bootcmd="CONFIG_BOOTCOMMAND"\0"
|
|
||||||
|
|
||||||
#define CONFIG_COMMON_ENV_SETTINGS CONFIG_COMMON_ENV_MISC \
|
|
||||||
CONFIG_COMMON_ENV_UBI
|
|
||||||
#endif /* __PLATINUM_CONFIG_H__ */
|
|
||||||
@@ -1,25 +0,0 @@
|
|||||||
/* SPDX-License-Identifier: GPL-2.0+ */
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
*/
|
|
||||||
|
|
||||||
#ifndef __PLATINUM_PICON_CONFIG_H__
|
|
||||||
#define __PLATINUM_PICON_CONFIG_H__
|
|
||||||
|
|
||||||
#define CONFIG_PLATINUM_BOARD "Barco Picon"
|
|
||||||
#define CONFIG_PLATINUM_PROJECT "picon"
|
|
||||||
#define CONFIG_PLATINUM_CPU "imx6dl"
|
|
||||||
|
|
||||||
#include <configs/platinum.h>
|
|
||||||
|
|
||||||
#define CONFIG_FEC_XCV_TYPE RMII
|
|
||||||
#define CONFIG_FEC_MXC_PHYADDR 0
|
|
||||||
|
|
||||||
#define CONFIG_HOSTNAME "picon"
|
|
||||||
|
|
||||||
#define CONFIG_PLATFORM_ENV_SETTINGS "\0"
|
|
||||||
|
|
||||||
#define CONFIG_EXTRA_ENV_SETTINGS CONFIG_COMMON_ENV_SETTINGS \
|
|
||||||
CONFIG_PLATFORM_ENV_SETTINGS
|
|
||||||
|
|
||||||
#endif /* __PLATINUM_PICON_CONFIG_H__ */
|
|
||||||
@@ -1,30 +0,0 @@
|
|||||||
/* SPDX-License-Identifier: GPL-2.0+ */
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2014, Barco (www.barco.com)
|
|
||||||
*/
|
|
||||||
|
|
||||||
#ifndef __PLATINUM_TITANIUM_CONFIG_H__
|
|
||||||
#define __PLATINUM_TITANIUM_CONFIG_H__
|
|
||||||
|
|
||||||
#define CONFIG_PLATINUM_BOARD "Barco Titanium"
|
|
||||||
#define CONFIG_PLATINUM_PROJECT "titanium"
|
|
||||||
#define CONFIG_PLATINUM_CPU "imx6q"
|
|
||||||
|
|
||||||
#define PHYS_SDRAM_SIZE (512 << 20)
|
|
||||||
#define CONFIG_SYS_NAND_MAX_CHIPS 1
|
|
||||||
|
|
||||||
#include <configs/platinum.h>
|
|
||||||
|
|
||||||
#define CONFIG_FEC_XCV_TYPE RGMII
|
|
||||||
#define CONFIG_FEC_MXC_PHYADDR 4
|
|
||||||
|
|
||||||
#define CONFIG_PHY_RESET_DELAY 1000
|
|
||||||
|
|
||||||
#define CONFIG_HOSTNAME "titanium"
|
|
||||||
|
|
||||||
#define CONFIG_PLATFORM_ENV_SETTINGS "\0"
|
|
||||||
|
|
||||||
#define CONFIG_EXTRA_ENV_SETTINGS CONFIG_COMMON_ENV_SETTINGS \
|
|
||||||
CONFIG_PLATFORM_ENV_SETTINGS
|
|
||||||
|
|
||||||
#endif /* __PLATINUM_TITANIUM_CONFIG_H__ */
|
|
||||||
Reference in New Issue
Block a user